SEMICONDUCTOR DEVICE

Patent Number:

JP3239369

Publication date:

1991-10-24

Inventor(s):

KURAISON TORONNAMUCHIYAI

Applicant(s):

NISSAN MOTOR CO LTD

Requested Patent:

☐ JP3239369

Application Number: JP19900035716 19900216

Priority Number(s):

IPC Classification:

H01L29/784

EC Classification:

Equivalents:

Abstract

PURPOSE:To an increase a channel width per unit area and to reduce an ON resistance by stereoscopically crossing source and drain electrodes, and disposing them higher than the other one electrode in an external connection pad region.

CONSTITUTION:A surface is formed in a hexagonal cell disposition partitioned by hexagonal unit cells 21, a gate electrode 7 is formed in a doughnut shape, and a channel region 3 diffusing window and a source region 4 diffusing window, i.e., the opening 22 of the electrode 7 are formed circular. They are so arranged that the centers of n<+> type drain contact regions 5 are disposed at the six vertexes A' of the hexagonal shape having the center A as a center. The first and second aluminum layers 31d, 33 connected to the regions 5 are connected in the crossing region Q, and also connected with the first and second aluminum layers 31s, 33 connected to the region 4. Accordingly, a cell forming region is provided under the pad region. Thus, a channel width per unit are is increased, and an ON resistance can be reduced.

Data supplied from the esp@cenet database - 12

⑲ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 平3-239369

⑤Int. Cl. ⁵

識別記号 庁内整理番号

❸公開 平成3年(1991)10月24日

H 01 L 29/784

8422-5F H 01 8422-5F

H 01 L 29/78

301 W 301 D

審査請求 未請求 請求項の数 1(全13頁)

会発明の名称 半導体装置

②特 願 平2-35716

22出 願 平2(1990)2月16日

神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社

ムチヤイ

日産自動車株式会社

神奈川県横浜市神奈川区宝町2番地

四代 理 人 弁理士 三好 秀和 外1名

明細書

1. 発明の名称

の出 願 人

半導体装置

2. 特許請求の範囲

第 1 導電型の半導体基板の一主面に形成された第 1 導電型のソース領域と、

前記ソース領域のまわりに配設された複数個 の第1導電型のドレイン領域と、

前記ソース領域と前記ドレイン領域との間に 形成されたゲート電極と、

前記複数個のソース領域を接続するように形成されたソース電極と、

前記複数個のドレイン領域を接続するように 形成されたドレイン電極とを具備し、

前記ソース電極およびドレイン電極は、2層 構造をなすようにそれぞれ基板表面全体に形成されると共に、これらソース・ドレイン電極は、いずれもそれぞれ外部との接続用のパッド領域では、他の一方の電極よりも上に位置するように立体交 整領域を有し、かつ前記パッド領域の下にも案子 領域を配設してなることを特徴とする半導体装置。 3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

本発明は、半導体装置に係り、特に構型DMO SFETに関する。

(従来の技術)

従来のパワー用DMOSFETとしては、ドレイン電極を基板裏面に持つ縦型DMOSFET(VDMOS)と、n型埋め込み層とn+拡散層とを用いて基板表面にドレイン電極を形成した横型DMOSFET(LDMOS)とがある。

これらのうちVDMOSは、第6図にnチャネル型VDMOSの一例を示すように、n+型シリコン基板12の表面のn型エピタキシャル層2内に形成されたp型拡散層3内にn+型拡散層4からなるソース領域が形成され、さらにこのn型エピタキシャル層2の表面には、p型拡散層3からなるチャネル領域およびn+型拡散層4からなる

ソース領域にかけてゲート絶縁膜 6 を介してゲート電極 7 が形成されている。さらに、このゲート電極 7 のまわりは層間絶縁膜 8 で 夏われており、この上層にソース電極 1 6 が形成されている。一方、ドレイン領域としての n + シリコン 基板 1 2 の裏面にはドレイン電極 1 3 が形成されている。

かかる構造では、電流のメイン通路となるソース 電極 1 6 とドレイン電極 1 3 とを悲板の表裏に作り分けているため、電流を平面的に収集する必要がなく、その部分の抵抗および面積のロスがなく、オン抵抗を極めて低くすることができるという長所を供えている。

一方、 n + シリコン基板 1 2 がドレイン領域をなしているため、同一基板中に複数の V D M O S を形成し、これらを独立して動作させたり、 C M O S 、 バイポーラ I C 等、 他のデバイスと集積することは困難であるという問題があった。

また、 L D M O S は、 第 7 図に n チャネル型 L D M O S の — 例を示すように、 p 型シリコン基板 1 の表面に形成された n + 型埋め込み層 1 4 とこ

- 3 -

に近い部分ほど広くなっている。 素子が大きくなればなるほど (大電流容量になるほど)、このパッド付近での電極幅を大きくする必要があり、素子中のデッドスペースの増大を招くことになる。

特に、最近のVDMOSでは、微細加工技術の増大に伴い、チャネル領域としてのp型拡散層3およびソース領域としてのn+拡散層4を微細化し、パッキングデンシティを上げて、オン抵抗を低減する傾向にあるが、LDMOSでは、上述したようなデッドスペースはこのような方法では縮小することはできず、オン抵抗の低減には限界がある。

また、ドレイン電流を基板表面に取り出すための電流引き出し抵抗が大きい。この引き出し抵抗を低減するためには、n型拡散層 1 5 の形成協所を増大し、電流がn+埋め込み層 1 4 中を流れる距離を小さくするのが有効であるが、このことは前項で述べたデッドスペースの増加につながる。このようにこのタイプの L D M O S のオン抵抗

のn+型埋め込み層14にコンタクトするように形成されたn型拡散層15とを用いて基板表面側にドレイン電極17を形成したものである。(第8図に示したLDMOSと同一部位には同一符号を付し、説明を省略す。)

この構造では、接地されたp型シリコン基板1 上に形成されるため同一基板上の他のデバイスまたは他のVDMOSと電気的に分離して形成可能であるという長所を備えている。

第8図に、ソーズ・ドレイン電極16、17の 配置例を示す。このように、VDMOSでは各電 極は表面および裏面の全体に形成されていたのに 対し、このLDMOS構造では、いわゆる 幽パ ターンとなっている。そして、ソース・ドレイン 電極16、17内での抵抗損を極力減らすために、 各電極はそれぞれポンディングパッド18。19

- 4 -

2倍以上になるのが通例である。その粘果、用途は小電流用および中電流用に限られており、10 Aを越すような大電流用は、素子面積が大きくなり過ぎるため、実用化されてはいない。

そこで、第9図に示すように、括板表面に平行に電流が流れるように構成されたLDMOSFETがある。

は、同面積のVDMOSと比較すると少なくとも

トにはドレイン報極17が形成されている。

この構造では、第7図に示したLDMOSと同様、接地されたp型シリコン基板1上に形成されるため同一基板上の他のデバイスまたは他のLDMOSと電気的に分離して形成可能であるという長所を備えている。

しかしながらこの構造においても、ドレインコンククト領域としてのn+型拡散層5およびドレイン電極17の分だけ素子面積が大きくなるという問題があった。このデッドスペースは大電流品になればなるほど増大し、第7図に示したLDMOSの場合と同様の問題があった。

また、ソース電極16およびドレイン電極17は構歯状であり、ソース領域4とドレインコンタクト領域5とが隣接する必要があることから、ソース領域4は構歯電極と平行なストライブ状となり、VDMOSで通常用いられているようなセル配置は使用できないという問題があった。

このようなストライプ配置はセル配置に比べ、 単位面積あたりのチャネル幅が小さいことが知ら

- 7 -

することができる。

また、セル構造の採用とセル頂点へのドレイン配置によってパッキングデンシティが高く、またドレイン抵抗がほとんどないため、ドレイン電極を裏面に形成したVDMOSとほぼ同等のオン抵抗を有するLDMOSを得ることが可能となる。

すなわち、このLDMOSは、第10図および
第11図に示すように(第11図は第10図のの
ーA′ーA′断面を示す)、基板表面をからの
単位セル21に区切ったいわゆる六角をセル配置や
構成してなるもので、ゲート電極7はドーナーの
状に形成され、チャネル領域3の拡散窓ではおちがートを極いいよりの
口部22は円形をなしており、これの中心にした六角形の6つの頂点(例えばA′)に
ロ+ドレインコンタクト領域5の中心がくるように配列されている。

ここで 9 はドレイン電極を示し、 2 5 はドレインコンタクトの周縁を示し、 2 4 はゲート電極 7 の開口部を示す。このドレインコンタクト 2 5 を

れており、オン抵抗の低減には限界がある。

このように、この構造のLDMOSにおいても 同サイズのVDMOSに比べて 2 倍以上となるの が通例である。

このように、集積化および多出力化に有利な表面にドレイン電極を持つLDMOSFETは、裏面にドレイン電極を有するVDMOSFETに比べて単位面積当たりのオン抵抗が高く、コスト上界の原因となっている上、特に大電流川素子は紫子サイズが大きくなり過ぎて実用的ではないという即野があった。

そこで本出願人は、単位セルを、例えば円形のソース領域を囲む6角形のセル外形の頂点部にドレインコンタクト領域を形成すると非に、ソース電極およびドレイン電極を表面2層構造とすることによって構成したLDMOS構造を提案している。

上記構成によれば、セル配置方式のソース配置 を行うことができるため、従来の表面機齒電極構 造によるデッドスペースと引き出し抵抗を小さく

. - 8 -

介してアルミニウム薄膜からなるドレイン電極9 が形成され、このドレイン電極9を覆うように層 間絶緑膜10が形成されている。

また、23はソースコンタクトの周線を示し、ドレイン電極9を覆うように形成された層間絶縁 膜10に形成されたこのソースコンタクト23を 介してソース領域4にコンタクトするように基板 表面全体にアルミニウム薄膜からなるソース電極 11が形成されている。(なお、ソース電極は全 面に形成されているため、第10図では省略している。)

その他の基本的な L D M O S の構成要素は第 7 図に示した L D M O S と同様であり、同一部位には同一符号を付した。

かかる構造によれば、ソース電極、ドレイン電極、およびゲート電極の全でが甚板表面に存在しているLDMOS本来の構造のために、同一基板中にLDMOSを形成して多出力素子としたり、IC等の多種のデバイスと共に集積化してパワーICとしたりすることが容易であるという効果に

- 10 -

加え、以下に示すような効果を有する。

かかる構造によれば、まず六方最密構造を有しているため、櫛歯電極と異なり、ソース、ドレイン電極の下はすべて単位セルが形成されるため、デッドスペースがない。

また、セル配置をとることができるため、ストライプ配置の場合と比べて、単位面積当たりのソース幅のパッキングデシティを大きくとることができる。また、ソース領域を円形に形成しているため、チャネル内での電気特性の不均一を防ぎ、破壊耐量の大きい素子を実現することが可能となる。

更に、セル配置をとることができるため、ドレインコンタクト5をチャネルの至近距離に形成することができる。さらに、ゲート電極直下のドレイン領域2の表面は電子の蓄積により抵抗が2~3けた下がっているのでドレイン抵抗を極めて小さく抑えることができる。

また、表面にドレインコンタクトを形成したことによる素子面積の増加を最低限に抑えることが

- 11 -

5の形成領域を避けて形成されている。このように、外部接続用のパッド電極形成 P 領域には、セルを形成することができず、この領域がデッドスペースとなり、単位面積当たりのチャネル幅を増大せしめ、オン抵抗の低減を阻む問題となっていた。

本発明は前記実情に鑑みてなされたもので、単位面積当たりのチャネル幅のさらなる増大をはかり、オン抵抗を低減することを目的とする。

(発明の構成)

(課題を解決するための手段)

そこで本発明では、LDMOSFETのソース 電極およびドレイン電極を、2層構造をなすよう にしてそれぞれ基板表面全体に形成すると共に、 これらソース・ドレイン電極は、いずれもそれぞ れ外部との接続用のパッド領域では、他の一方の 電極よりも上に位置するように立体交整領域を有 し、かつこのパッド領域の下にもLDMOSFE Tを配設するようにしている。

(作用)

できる。 VDMOSの円形ソースに六角セル配置を用いた場合、六角形の頂点付近はコングクタンスへの寄与が小さい部分であるため、ここにドレインコンタクトを形成することは、いわばデッドスペースの有効な活用であって、案子而積増はわずかである。また、ドレインコンタクトは数が多いため1つ1つはわずかでよく、極めて小さな而積(ソースコンタクトに約1/2)で十分である。

以上の結果、最少限の面積でチャネル幅を最大限にとることができ、単位面積当たりのオン抵抗はドレイン電極を裏面に形成した場合と同程度に抑えることができる。

(発明が解決しようとする課題)

しかしながら、上記構造では、第12図にチップのレイアウト図を示すように、ソース電極は、ドレインパッド55およびゲートパッド57の形成領域を避けて形成されると共に、ドレイン電極は、ソースパッド54およびゲートパッド57の形成領域を避けて形成されている。またゲート電極も、ソースパッド54およびドレインパッド5

- 12 -

上記構成によれば、ソース・ドレイン循模を立体交差させ、外部との接続用のパッド領域では、他の一方の電極よりも上に位置するようにしているため、パッド領域の下もセル形成領域とすることができ、デッドスペースをなくすことができ、
単位面積あたりのチャネル幅の増大をはかることが可能となる。

(実施例)

以下本発明の実施例について図面を参照しつつ詳細に説明する。

第 1 図は表面レイアウト図、第 2 図はその 2 - 2 断面を示す図である。

来子の配置および構成は、主として第10図および第11図に示した従来例のLDMOSと同じであるが、チップのほぼ中心部で配線が立体交差し、第1図の上方や第2図のた方に示されているドレインコンタクトのためのパッド領域では第2のアルミニウム層31dを介してドレイン領域5に接続されている。そして、この第2のアルミニウム層33dは

- 14 -

脳間絶縁膜32によってソース領域4に接続されている第1のアルミニウム層31sから絶線分離されている。

セル領域については、第10図および第11図に示した従来例のLDMOSと全く同様に、表面を六角形の単位セル21に区切ったいわゆる六角セル配置を構成してなるもので、ゲート電極7はドーナッツ状に形成され、チャネル領域3の拡散窓、およびソース領域4の拡散をすなわちが一ト電極7の閉口部22は円形をなしており、この中心の中心Aを中心にした六角形の6つの頂点の中心はA′)にn+ドレインコンタクト領域5の中心

- 15 -

さらにまた、チャネル領域3の拡散窓、およびソース領域4の拡散窓は円形をなすように形成したが、これにより、電気的特性の均一な拡散層を形成することができる。これは、8角形以上の多角形の場合は同様の効果を得ることができる。

これに対し、4角形、6角形などの拡散窓を形成した場合、拡散窓の頂点の部分とへの部分とでチャネルの拡散プロフィールが異なり、しきい値電圧、耐圧などの電気特性が不均一となるため、逆降伏時の破壊耐量が低下するなどの問題が生じ易い。このような理由から、チャネル領域3の拡散窓、およびソース領域4の拡散窓はできるだけ円形に近い多角形であることが望ましい。

この例では、基本的構成は第1図および第2図に示したLDMOSFETと同様であるが、第4図に示すように、交差領域における第1のアルミニウム層と第2のアルミニウム層との接続を拡散層を介して行うようにしたことを特徴とするものである。

実施例2

がくるように配列されている。

そして、交 整 領域 Q では、ドレインコンタクト 領域 5 に接続されている第 1 の アルミニウム 層 3 1 d と第 2 のアルミニウム 層 3 3 とが接続される 一方、ソース領域 4 に接続されている第 1 のアル ミニウム 層 3 1 s と第 2 のアルミニウム 層 3 3 も 接続されている。

第3図(a) および第3図(b) はそれぞれ第1のアルミニウム層31および第2のアルミニウム層31および第2のアルミニウム層33のレイアウト示す図である。第3図中、だ側はドレインボンディングバッド側、右側はソースボンディングバッド側を示す。

このように、ボンディングパッドの下にも、チャネル領域3、ソース領域4、ドレインコンタクト領域5を形成することができLDMOSFETセルを配置することができる。

従って、第10図および第11図に示したLDMOSの持つ効果に加え、さらにデッドスペースが低減され、面積利用効率が増大し、オン抵抗が減少する。

- 16 -

すなわち、実施例1ではソース領域およびドレイン領域のいずれも第1のアルミニウム層にいったん接続され、交差領域では第1および第2のアルミニウム層31dと第2のアルミニウム層31dとは7カム層31のアルミニウム層31 なんな 2 のアルミニウム層31 なんな 2 のアルミニウム層31 なんな 2 のアルミニウム層31 なんな 2 のアルミニウム層31 なんな 4 を介して接続されている。

また、ゲートパッドの下にもLDMOSDFE Tのセルまたはセルの一部を形成することができ る。

第3の実施例として、ゲートパッドの下にもL DMOSDFETを形成した例を示す。

すなわち、第5図にゲートパッドの周辺を示すように、ゲートで極7の上に、第1のアルミニウム層31および第2のアルミニウム層33を接続するようにし、ソース・ドレイン領域の上に第2

実施例3

のアルミニウム 暦 3 3 g からなる ゲートパッド 5 7 が配置されている。

このようにして、さらなるオン抵抗の低減をは かることができる。

なお、従来からLDMOSとCMOSIC、バイポーラIC等のICを集積するパワーICは提案されているが、LDMOSのオン抵抗が高いため、川途は小電流用~中電流用に限られていた。特にLDMOSを複数個集積して多出力パワーICを構成する場合、案子面積の増大は致命的であり、このため現在のところたかだか1~2A程度の電流容量のものしか実現されていなかったのに対し、本発明では、オン抵抗を低く抑えることができ大電流用のパワーICの形成が可能となる。

以上説明してきたように、本発明のLDMOS FETでは、ソース・ドレイン電極を立体交差させ、外部との接続用のパッド領域では、他の一方の電極よりも上に位置するようにしているため、パッド領域の下もセル形成領域とすることができ、

- 19 -

2…ドレインコンタクト、13…ドレイン電極、 1 4 ··· n 型埋め込み層、1 5 ··· n + 型拡散層、1 6 … ソース電極、17 … ドレイン電極、18 … ソ - スポンディングパッド、19…ドレインポンデ ィングパッド、21…六角形セル外形、22…ゲ ート電極関口部(ゲート側)、23… ソースコン タクト、24…ゲート電極開口部(ドレイン側) 25…ドレインコンタクト、26…ドレイン電極 開口部、31…第1のアルミニウム層、31s… 第1のアルミニウム層(ソース側)、31d… 第 1のアルミニウム層(ドレイン側)、32…層間 絶 緑 膜 、 3 3 … 第 2 の ア ル ミニ ウ ム 層 、 3 3 s … 第 2 の ア ル ミ ニ ウ ム 暦 (ソ ー ス 側) 、 3 3 d … 第 2のアルミニウム層(ドレイン側)、33g…第 2のアルミニウム層(ゲート側)、34…絶緑膜、 54…ソースパッド、55…ドレインパッド、5 7…ゲートバッド。

代理人 弁理士 三 好 秀 和


オン抵抗を低減し、小形で大電流容量の集積化お よび多出力化に有利な案子を形成することが可能 となる。

4. 図面の簡単な説明


第 1 図および第 2 図は本発明の第 1 の実施例の L D M O S F E T を示す図、第 3 図 (a) および第 3 図 (b) は同実施例のそれぞれ第 1 のアルミニウム M がターンおよび第 2 のアルミニウム M がターンおよび第 2 のアルミニウム M が の C D M O S を示す図、第 5 図は本発明の第 3 の実施例の L D M O S を示す図、第 6 図は従来例の V D M O S を示す図、第 7 図および第 8 図は従来例の L D M O S を示す図、第 9 図は 株例の L D M O S を示す図、第 1 0 図 乃至 第 1 2 図は従来例の L D M O S を示す図である。

1 … p 型シリコン 基板、 2 … n 型 エピタキシャル 領域、 3 … p 型 チャネル 領域、 4 … ソース 領域、 5 … ドレインコンタクト 領域、 6 … ゲート 絶縁 膜、 7 … ゲート 電極、 8 … 層 開 絶縁 膜、 9 … ドレイン 電極、 1 0 … 層 間 絶縁 膜、 1 1 … ソース 電極、 1


- 20 -




第1図




第2図




第 3 図 (a)




第 3 図 (b)




証 ム 図




第 5 図






第 10 図



第11図



第 12 図